PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-212708

(43) Date of publication of application: 20.09.1986

(51) Int.CI.

G01B 11/30 G01N 21/88 G06K 9/00 H01L 21/66

(21) Application number : 60-052272

(71)Applicant: HITACHI LTD

(22) Date of filing:

18.03.1985

(72)Inventor: MAEDA SHUNJI


NINOMIYA TAKANORI NAKAGAWA YASUO KUBOTA HITOSHI

(54) METHOD AND APPARATUS FOR DETECTING PATTERN DEFECT

(57) Abstract:

PURPOSE: To enable the detection of a defect regardless of ainter-lamellar alignment error between patterns, by a method wherein any parts are made as dead zones by being judged to be normal whenever two detection signals as positioned show a brightness difference below a certain value and the, further detection signals are subjected to a masking at the dead zones to be excluded in the subsequent decision on defects or others, a procedure which shall be carried out for one layer at a time.

CONSTITUTION: This apparatus is made up of a delay circuit 18, a masking circuit 20 and two single layer defect detection circuits 19a and 19b. The outputs of linear image sensors 5a and 5b are detected about the edges of patterns with edge detection circuits 11a and 11b, outputs of which are binary-coded with a positional deviation detecting circuit 14 to detect non-coincidence between two patterns. In addition, the outputs of the sensors 5a and 5b are delayed with delay circuits 15a



and 15b and outputs thereof 15a and 15b are positioned by shifting to achieve the optimum state as measured with a positioning circuit 16. Then, brightness thereof is compared with a circuit 17 for erasing coincident parts to erase coincident areas and the areas left, not converted to dead zones, can be detected as defects.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A) 昭61-212708

⑤Int Cl.⁴	識別記号	庁内整理番号		43公開	昭和61年(198	6)9月20日
G 01 B 11/30 G 01 N 21/88 G 06 K 9/00 H 01 L 21/66	·	8304-2F 7517-2G C-8320-5B 7168-5F	審査請求	未請求	発明の数	2	(全1頁)

②発明の名称 パターン欠陥検出方法及びその装置

②特 願 昭60-52272

纽出 願 昭60(1985)3月18日

勿発	明	者	前	EE)	俊	_	横浜市戸塚区吉田町292番地	株式会社日立製作所生産技
٠,٠		_					術研究所内	
多発	眀	者	_	宮	隆	典	横浜市戸塚区吉田町292番地	株式会社日立製作所生産技
~~~		_		_				
							術研究所内	
何発	明	者	中	Ш	麥	夫	横浜市戸塚区吉田町292番地	株式会社日立製作所生産技
976	,.	- 12	•	,,,			•	
							術研究所内	
79発	明	者	窪	œ	<b>(</b> _	志	横浜市戸塚区吉田町292番地	株式会社日立製作所生産技
970	,	- 12	1.35			,		
							術研究所內	
லை	願	人	烘寸	会社日	<b>分魁</b> 4	乍所	東京都千代田区神田駿河台4	丁目6番地
•	-							
Ø#₹	珥	人	弁珥	生 小儿	II B	第男	外1名	

#### 明 細 書

1 発明の名称 パターン欠陥検出方法及びそ の装備

## 2 存許請求の範囲

- 同一回路パターンを複数個有する試料上の 2個の回路パターン上の対応する部分の画像 を検出し、この検出信号を相互して比較する

ことにより不一数部分を欠陥と判定する装置において、2つの検出信号を位置合せする手段と、明るさを比較して明るさの差がある値以下の部分を正常と判定し、これを不感帯とする手段と、検出信号を前配の不感帯でマスキングする手段を層数分だけシリアルに接続した欠陥検出回路とを有することを特徴とするパターン欠陥検出装置。

#### 5 発明の詳細な説明

#### 〔 発明の利用分野 〕

本発明はLSIウェハなどの半導体素子回路 パターンの外線を検査する外数検査方法に係り、 特に外数検査の自動化を志向したパターン欠陥 検出方法に関するものである。

## 〔 発明の背景〕

LSIなどの集積回路は高集積化と小形化の傾向にある。このような数細なパターンの生産は、その生産工程の中で細心の注意を払っても、パターンに欠陥が発生することが多く、 綿密な検査が必要である。 更に敬細パターンの立体権

造化に伴い、従来の外観検査方法では検査対象 順下のパターンまで欠陥と判定されてしまう問題点があった。

即ち従来方法においては、検出される2箇所 の回路パターンが同一であること、寸なわち検 出された2つの映像信号間に位置すれがないと とが条件となる。検査対象を数置したXYテー ブルの精度。チップ配列精度、光学系・機械系 の熱変形等により、入力パターン間に位置すれ が生ずることは免れ得ないので、位置すれを削 定して入力パターン間の位置ずれを補正して欠 陥判足を行っていた。しかし、パターンの立体 化に伴い検査対象の第1層(A層)と第2層( B層)にも位置ずれ、すなわちアライメント俱 差が存在する場合には、層間のアライメント観 差と同じ、あるいはそれより小さな欠陥はそれ が致命的な欠陥であっても欠陥だけを弁別して 検出することはできなかった。層間のアライメ ント餌差はパターンを形成する場合、避けるこ とができない位置ずれであり、従来の方法で不

②層間のアライメント調査を許容するため、各層ごとに位置合せを行い、一層ずつ 2 チップ間を比較する。

③既に検査した層で2チップ間で一致した部分は don't care (不感帯化)とすることによりマスキングを行い、一層ずつシリアルに検査することにより全層を検査する。

#### 〔発明の実施例〕

層間アライメント誤差を解消すべく本発明は 次に示される様に構成されている。

近接した2チップを比較する場合、第1図に示すような2つのチップ上の対応するA及びBからなる二層パターン f、 gを位置合せした後、これらの明るさを比較し不一致をとると、A層或いはB層のどちらかに位置合せされるため例えばA層が位置合せされた場合には第1図(c)のようにB層が不一致として検出される。こで第1図(c)はパターン「及びg上のA層に関して位置合せがなされ、比較が行われると、A層に関しては検査が完了したことになる。そ

一致検出を行うと層間位置すれた優われてしま い、 敬細な欠陥検出は不可能であった。

層間のアライメント銀差をも考慮したバターン欠陥検査に関する本件出頭に係る発明に関連して、マスクの位置合せに関する特開昭58-446636がある。当該マスクは一層パターンであり多層パターンではないので層間のアライメント興差は生じようもないが、本頭発明の検査対象であるウエハに適用することはできない。 (条明の目的)

本発明の目的は、上記した従来技術の課題をなくし、比較する2組のパターン間に層間のア ライメント鎮差があっても高精度に欠陥を検出 することのできる方法を提供することにある。 【発明の概要】

本件出願に係る発明は次なる過程を遂行すべく構成されている。即ち、

①コントラストが小さい多層パターンを 2 値化 せず優英のままで瞬様チップと比較することに より検査する。

この欠陥検出法において第2図(a)に示すように層間のアライメント調差が大きくA層とB層が重なり合うことが起こるような検査の難しいウェハを対象とする場合について以下詳しく説明する。

同図(c)に示すようにA層の位置合せを行い明るさの一致した領域即ちA層を消去するが、このA層消去を検出パターン(について行い、りについては手を加えない。そして同図(d)のようにA層消去に伴ないB層も一部消去されてしまうため、今消去したB層の一部がB層の

## 特開昭61-212708 (3)

位置合せ時に不一致として検出されることを避けるため、A層位置合せ後消去した領域を不感帯(Don't Care)としてマスクしてしまう。従って第2図(d)の場合、実線以外はマスクされる。そしてこのバターン(同図(d))の位置合せを行い、送されたB層の検査を行う。これにより、2つの層が重なり合う場合にも多層バターン上の各層の検査が可能となり、しかも検出される、陥にしいサイズに検出される。

次に第3図及び第4図を用いて、欠陥判定とdont care を説明する。第3図(a),(b)はパターン f 及びりの信号波形の一例である。これを位置合せし重ね合せて表示すると同図(c)となる。例えば欠陥は正常部より暗いので fーリンーth ならば f を構去すると仮定すると同図(c)から(d)を得る。ここで糾級は fーリンーth を満たす領域を表わし、 f とりが一致したとみなして dont care とした領域である。thはパターン f とりが一致するかどうかを

2 -1 なる サペレータを適用すると、 暗いパターンのエッジだけを検出でき、 同図 ( b ) , (e) を得る。 これをある 2 値化関値 thで 2 値化するとパターンのエッジの最も暗くなる点を * 1 * に、 それ以外を * 0 * にすることができ、 同図 ( c ) , ( f ) を得る。 従って、 これらのパターンエッジを扱わす 2 値化パターンを用いて、パターンマッチングの手法により位置合せができる。 即ち、 2 値化エッジパターンを fe. gc とすると、

S(u,v) = S(fe(i,j)). EXOR. ge(i-u,j-v)] なるS(u,v) を測定し、S(u,v) が最小となるu,v が 2 つのパターン fe,ge 間の位置ずれ、即ちもとの検出パターン f e g 間の位置すれとすることができる。

パターン f 及び p は本来 2 次元の信号であるから、第 6 図に 2 次元のパターンのエッジを検出する方法を示しておく。

競技に、本発明の一実施例を説明する。
光電変換器としては、リニアイメージセンサ、

判定する閾値である。第3図(d)から、A層については欠陥が存在しなかったことがわかる。 しかし、B層については層間のアライメント観 差のために位置合せが不完全となり消去することができない。

次に第4図(a)(第3図(d)に同じ)と同図(b)を位置合せし重ね合せて表示するとB層の位置合せがなされ同図(c)となる。再びfーg>-thの判定を行うと第4図(d)のように求める欠陥だけが残る。斜線部のdon't care 領域は位置合せ及び欠陥判定には寄与させていない。

以上説明したように本発明は多層パターンの 検査を一層ずつあたかも層をはぐように各層に ついて欠陥判定を行っていくことにより実行す るもので、層間のアライメント誤差が存在して も何ら支障なく検査可能である。

次に位置合せの方法を第5図を用いて説明する。第5図(a),(d)は、パターン1及び りの信号波形である。これらの信号波形に-1

TVカメラ等いかなるものでも使用可能であるが、本実施例ではリニアイメージセンサを用いており、当該リニアイメージセンサの自己走査、及びそれと區角方行に移動するXYテーブルによりLSIウェハの2次元パターンを検出する。

#### 特開昭61-212708(4)

した最適な位置をせ状態、即ち不一致量が最小となるように運延回路15a,15bの出力をシフトし位置をせを行う。そして、一致可引出の時代での比較を行い、一致出回路19なが一層分の欠陥を明まする。以上が層数だけシリアルに接続なり、これが層数だけシリアルに接続なり、第2回路19なりを引きる。現の一層分欠陥をいる。とマスキング回路20及び2組の一層分欠陥は出回路19a,19bによって構成される。

のシフト量 2 9 とそれと直角方向( X 方向)の シフト量 2 8 を出力する。

第9図に位置合せ回路16(第7図)の実施 例を示す。選択回路30では、シフト量28に より連延回路15a及び一走査分遅延させるシ フトレジスタ31a~311の出力から最適な シフト位置を選択し、シフトレジスタる2に入 力する。また、選択回路33ではシフト量29 により走査方向の最適なシフト位置を追択する。 従って、選択回路33の出力には、不一致量が 最小となるシフト位置の局部メモリが抽出され る。一方、選延回路15bの出力からも一走査 分選延させるシフトレジスタ34a~34c及 びシフトレジスタ35を用いて、第8図のシフ トレジスタ25の出力と同じ量だけ遅延させた 位置の局部メモリを抽出する。この状態で選択 回路33から出力される局部メモリはシフトレ ジスタ35から出力される局部メモリに対し、 位置ずれのない最適なシフト位置になっている。

一数部消去回路17は、位置合せ回路16(

シフトレジスタ25の出力と局部メモリ各ビ ット出力を E X O R 団路 2 5 a ~ 2 5 n で排他 的論理和をとり、不一致画素を検出する。カウ ンタ26a~26 n でこの不一致画素の個数を 計数する。カウンタ26a~26mは、リニア イメージセンサN走査毎にゼロクリアし、その 直前に値を読出してやれば、M画素×N走査の エリア内の不一致面柔数がわかる。局部メモリ の各ピット出力は、シフトレジスタ25の出力 に対してXX方向に±3 面景の範囲で、1 画景 毎にシフトされたものであるので、カウンタ 26 a~2 6 nではXY方向に±3 画景入力パター ンをシフトしたときの各シフト量における不一 数画集数がカウントされる。 従って、最小値を もつカウンタがどれかを調べれば、不一致画素 数が最小となるシフト世がわかり、各層に最適 な位置合せが可能となる。

最小値検出回路 2 7 ではカウンタ 2 6 a ~26 nの値を読出し、最小値をもつカウンタを選択 して、リニアイメージセンサ走査方向 ( Y 方向)

第7図)の出力に対し差の2値化を行う回路であり、第10図にその構成を示す。位置合せされたパターング・4の差 「ータを関値-thで2値化し、-thより大ならば fと 4 が一致し欠陥がないので don't care 信号を出力する。この回路により対象がコントラストが小さくても欠陥判定可能となる。

マスキング回路 2 0 (第7図)は一致部消去回路 1 7 の出力で原画を dont care とするもので、第 5 図(d)に示すように一致した領域をマスキングする。マスキングされた領域は一層分欠陥検出回路 1 9 b (第7図)内では一切使用しない。

以上2層からなるパターンを対象とする欠陥 検出回路の例を説明したが、2層以上の多層パターンを対象とする場合も層数分欠陥検出回路 をパイプラインで接続することにより同様の構 成で実現できる。

#### (発明の効果)

以上説明したように、本発明はコントラスト

## 狩開昭61-212708 (5)

の低い対象の検査に有効であり、具体的には比 較する2つのパターン間に層間のアライメント 誤差が存在しても、欠陥を検出することが可能 となる。


#### 図面の簡単な説明


第1図~第4図は本発明による欠陥検出の過 程を示した図、第5図、第6図は位置合せのた めのエッジ検出の例、第7図は本発明の実施例、 第8図は位置ずれ検出回路、第9図は位置合せ 回路、第10図は一致部消去回路をそれぞれ示 す図である。


1 … LSIウェハ、2 … チップ、5 … 光電変 換器、 7 … X Y テーブル、11 … エッジ検出回

















図




## 特開昭61-212708 (6)


第 4 図



















## 特開昭61-212708 (7)

35





BEST AVAILABLE COPY